- c -

• CALC_nSLOTS() : mig_7series_v4_2_ddr_phy_top.arch_ddr_phy_top
• CALC_WRLVL_W() : mig_7series_v4_2_ddr_phy_top.arch_ddr_phy_top
• checkmiss_rx() : tb_rlink.sim
• clk_proc() : simclkv.sim
• clogb2() : example_top.arch_example_top, migui_arty_mig.arch_migui_arty_mig, migui_nexys4d_mig.arch_migui_nexys4d_mig
• cmd_start() : tb_rlink_tba.sim
• cmd_waitdone() : tb_rlink_tba.sim
• cram_delay() : nxcramlib
• cram_read0delay() : nxcramlib
• cram_read1delay() : nxcramlib
• cram_writedelay() : nxcramlib
• crc16_update() : comlib
• crc16_update_tbl() : comlib
• crc8_update() : comlib
• crc8_update_tbl() : comlib
• CTL_BANK_B0() : mig_7series_v4_2_ddr_phy_top.arch_ddr_phy_top
• CTL_BANK_B1() : mig_7series_v4_2_ddr_phy_top.arch_ddr_phy_top
• CTL_BANK_B2() : mig_7series_v4_2_ddr_phy_top.arch_ddr_phy_top
• CTL_BANK_B3() : mig_7series_v4_2_ddr_phy_top.arch_ddr_phy_top
• CTL_BANK_B4() : mig_7series_v4_2_ddr_phy_top.arch_ddr_phy_top
• CTL_BANK_W() : mig_7series_v4_2_ddr_phy_top.arch_ddr_phy_top
• CTL_BYTE_LANE_W() : mig_7series_v4_2_ddr_phy_top.arch_ddr_phy_top