34use ieee.std_logic_1164.
all;
35use ieee.numeric_std.
all;
94 CORE :
rlink_core8 -- rlink master ----------------------
161 RB_SRES_OR :
rb_sres_or_2 -- rbus
or ---------------------------
RB_ADDR slv16 := rbaddr_rbmon
in RB_SRES_SUM rb_sres_type
slv8 :=( others => '0') RLB_DI
slv8 :=( others => '0') RLB_DO
serport_1clock serportserport
rb_sres_type := rb_sres_init RB_SRES_M
rb_sres_type := rb_sres_init RB_SRES_RBMON
rb_mreq_type := rb_mreq_init RB_MREQ_M
ENAPIN_RBMON integer :=- 1
out SER_MONI serport_moni_type
ENAPIN_RLMON integer :=- 1
RBMON_RBADDR slv16 := rbaddr_rbmon
ENAPIN_RLBMON integer :=- 1
RBMON_AWIDTH natural := 0
SYSID slv32 :=( others => '0')
std_logic_vector( 3 downto 0) slv4
std_logic_vector( 31 downto 0) slv32
std_logic_vector( 15 downto 0) slv16
std_logic_vector( 7 downto 0) slv8